メディア
特集
» 2019年02月20日 11時00分 公開

QSFP-DD光トランシーバーの給電方法電源設計(3/3 ページ)

[Maxim Integrated,EDN Japan]
前のページへ 1|2|3       

単相〜4相、1〜4出力、最大20A、設定可能バックコンバーター

 一例として、設定可能、単相〜4相、1〜4出力高電流、バック(ステップダウン)コンバーターを図9に示します。このデバイスは効率が高く、実装面積も小さく済む上、高い出力電圧精度、高速過渡応答、高速シリアルインタフェースオプションを備えているため、光トランシーバープリケーションのDSP/PHYの給電に適しています。柔軟なアーキテクチャによって、“4”(1つの4相出力)、“3+1”(2出力、1つの3相と1つの単相)、“2+2”(2つの2相出力)、“2+1+1”(3出力、1つの2相、2つの単相)、“1+1+1+1”(4つの単相出力)などの位相構成が可能です。

シングルチップによるシステム電力の処理

 適切な構成を選択することによって、1つのICで図3の光トランシーバーのDSP/PHYに給電することができます。図9では、“2+1+1”構成でDSP/PHYデジタル、アナログ、PLLセクションに給電可能です。

図9:MAX77812の2+1+1アプリケーションダイアグラム

効率

 このデバイスの2相の効率曲線を、最大10Aまでの電流の範囲で図10に示します(0.22μH、2520サイズのインダクター)。

図10:2相のDC-DC変換効率(0.7VOUT

 2相アーキテクチャによって、非常に低いデューティサイクル(低いVOUT)でも高効率が実現されます。

 このデバイスの単相の効率曲線を、最大5Aまでの電流の範囲で図11に示します(0.22μH、2520サイズのインダクター)。

図11:単相のDC-DC変換効率(0.9VOUT

高効率、超小型シングルバックコンバーター

 図4の単相バックコンバーターは、図12に示すアプリケーション回路で実装することができます。

図12:高度なLED照明システム

 1.8V出力での効率曲線を図13に示します。このソリューションは、動作範囲の大部分にわたって+90%という優れた効率を提供します。

図13:単相DC-DCの変換効率(1.8VOUT

 このアプリケーション回路が占有するスペースは、約7mm2です。

まとめ

 QSFP-DDデバイスの各クラスで許容される最大消費電力の制約内で高データレートを提供するという光トランシーバーの課題について解説しました。単相〜4相、1〜4出力の高電流バックレギュレーターは、高効率および、小型PCBサイズを備えているため、高データレート光トランシーバーへの給電に適しています。

前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.