半導体（7） ―― MOSFETのゲート駆動回路の注意点（2）：中堅技術者に贈る電子部品“徹底”活用講座（66）（3/3 ページ）

[加藤博二（Sifoen），EDN Japan]

並列駆動時のノイズの回り込みによる異常振動

　上記のようにシングルエンド形のスイッチング電源でもMOSFETの並列化によって大電力化に対応できることが分かります。しかし並列駆動方式では前述のアンバランス問題以外にもM1、M2間でノイズの回り込みがあり、回路の空間的、物理的バランスを取っても次のメカニズムで高周波振動が発生、成長する可能性があるので注意が必要です。
　図7の例ではVth1＞Vth2としています。

1. ターンオフ時にM1が先に遮断されるとドレイン周辺の寄生Lや寄生CによってVdsに振動が発生します。
2. M1のCrss1を通じてゲートに振動波形が誘起され、抵抗Rg1、2などを通じてM2のゲートに伝わり、まだ遮断されていないM2を高周波的にオンオフさせ、Vdsに振動を誘起します。
3. この高周波振動はドレインを介してM1へ帰還されて振動をより一層悪化させ、M1、M2が破壊します。

　このような動作を防ぐためにはゲートにバランス用を兼ねてRg1、Rg2を挿入するとともに該当する周波数域で信号を減衰させるフェライトビーズを挿入します。ただしフェライトビーズの高周波の損失が十分でないと逆にインダクタンス成分として作用して振動を逆に悪化させる場合があります。ゲート波形を観測しながら振動が誘起されないように材質を選択する必要があります。

図7：振動電流の回り込み

ゲート異常振動の防止

　本稿で説明した内容は基本セル単位で発生する可能性があります。つまり万単位で並んでいる基本セル間には各種の要因によって特性に微妙なバラツキが発生します。各種悪条件が重なってその中の1個のセルが異常振動して発熱すると隣接するセルへ熱が伝わる前に限界温度を超えて異常セルが熱破壊します。
　この破壊品を開封して顕微鏡で観察すると別途説明するアバランシェ破壊の痕跡と類似の痕跡を見ることができます。しかしアバランシェ破壊かゲートの異常振動かを破壊痕だけから見分けるには周辺の動作波形とともに多くの経験が必要です。
　前回も説明しましたが、このようなゲートの異常振動（発振）はそのままドレイン電流を断続します。過渡的な損失が周波数倍されて発生することはチップの焼損に直結するので絶対に発生を防止する必要があり、ゲート駆動波形にtf相当の段付きを設けるなど定数設定には余裕が必要になります。
　このようなゲートの駆動波形は必要なら寄生容量の限度品を入手して調査することも視野に入れて負荷条件や入力条件を変えて確認してください。

　次回はMOSFET特有の耐量であるアバランシェ耐量について説明します。

---

執筆者プロフィール

加藤　博二（かとう　ひろじ）

1951年生まれ。1972年に松下電器産業（現パナソニック）に入社し、電子部品の市場品質担当を経た後、電源装置の開発・設計業務を担当。1979年からSPICEを独力で習得し、後日その経験を生かして、SPICE、有限要素法、熱流体解析ツールなどの数値解析ツールを活用した電源装置の設計手法の開発・導入に従事した。現在は、CAEコンサルタントSifoenのプロジェクト代表として、NPO法人「CAE懇話会」の解析塾のSPICEコースを担当するとともに、Webサイト「Sifoen」において、在職中の経験を基に、電子部品の構造とその使用方法、SPICE用モデルのモデリング手法、電源装置の設計手法、熱設計入門、有限要素法のキーポイントなどを、“分かって設計する”シリーズとして公開している。

⇒連載『中堅技術者に贈る電子部品“徹底”活用講座』バックナンバー